PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-045903

(43) Date of publication of application: 14.02.1997

(51)Int.CI.

H01L 29/78 H01L 21/28 H01L 21/3205 H01L 29/786

(21)Application number : 07-192725

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

28.07.1995


(72)Inventor: TSUTSU HIROSHI

(54) SEMICONDUCTOR ELEMENT, ITS WIRE FORMING METHOD, AND GATE ELECTRODE FORMING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To improve yield, reduce cost, and improve performance and reliability by forming the wire of a semiconductor element or a gate electrode layer with silicon and germanium alloy and oxidizing a part or all of the surface.

SOLUTION: After successively forming a field oxide film 2, a channel stopper 3, and a gate oxide film 4 on a silicon substrate 1, polycrystal silicon/germanium is selectively formed as a gate electrode 5 and a grounding wire 6. After it is doped with impurity ions and a source/drain region 8 is formed, the gate electrode 5 and the grounding wire 6 are thermally oxidized at 700° C or lower temperature for insulation separation. Finally, after a through hole is formed, a source/drain electrode 9 is formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-45903

(43)公開日 平成9年(1997)2月14日


(51) Int. Cl. 6	識別記号	FI
H01L 29/78		H01L 29/78 301 G
21/28	301	21/28 301 A
21/3205 29/786		21/88 M
		29/78 617 M
		審査請求 未請求 請求項の数6 OL (全9]
(21)出願番号	特願平7-192725	(71)出願人 000005821 松下電器産業株式会社
(22)出願日	平成7年(1995)7月28日	大阪府門真市大字門真1006番地
		(72)発明者 筒 博司
		大阪府門真市大字門真1006番地 松下電 産業株式会社内
•		(74)代理人 弁理士 池内 寛幸 (外1名)
		1

(54) 【発明の名称】半導体素子及びその配線の形成方法とゲート電極の形成方法

(57) 【要約】

【課題】半導体素子の配線またはゲート電極層をシリコン・ゲルマニウム合金とし、表面の一部もしくは全面を酸化することにより、歩留まり良く、低コストで、性能に優れ信頼性の高い薄膜トランジスタおよびその製造方法を提供する。

【解決手段】シリコン基板1にフィールド酸化膜2、チャネルストッパ3、ゲート酸化膜4を順次形成した後、ゲート電極5及び接地配線6として多結晶シリコン・ゲルマニウムを選択的に形成する。不純物イオンをドーピングしてソース・ドレイン領域8を形成後、ゲート電極5及び接地配線6を700℃以下で熱酸化して絶縁分離する。最後にスルーホール形成後、ソース・ドレイン電極9を形成する。



20

【特許請求の範囲】

【請求項1】 基板上に半導体と絶縁体と配線を少なく とも有する半導体素子において、前記配線の少なくとも 一部は、表面の一部もしくは全面を酸化した不純物を含 む多結晶もしくは単結晶シリコン・ゲルマニウム合金で あることを特徴とする半導体素子。

1

【請求項2】 基板上でソース・ドレイン領域とチャネ ル領域を含む半導体層とゲート電極が絶縁層を介して一 部重なり合う半導体索子において、前記ゲート電極は表 面の一部もしくは全面が酸化された不純物を含む多結晶 10 もしくは単結晶シリコン・ゲルマニウム合金であること を特徴とする半導体素子。

【請求項3】 基板上に半導体と絶縁体と配線を少なく とも有する半導体素子の素子内もしくは外部回路への配 線の形成方法において、不純物を含む多結晶もしくは単 結晶シリコン・ゲルマニウム合金を選択的に被着形成す る工程と、前記不純物を含む多結晶もしくは単結晶シリ コン・ゲルマニウム合金の表面の一部もしくは全面を酸 化する工程を含むことを特徴とする半導体素子の配線の 形成方法。

【請求項4】 基板上でソース・ドレイン領域とチャネ ル領域を含む半導体層とゲート電極が絶縁層を介して一 部重なり合う半導体素子のゲート電極の形成方法におい て、前記ゲート電極は不純物を含む多結晶もしくは単結 晶シリコン・ゲルマニウム合金を形成する工程と前記不 純物を含む多結晶もしくは単結晶シリコン・ゲルマニウ ム合金の表面の一部もしくは全面を酸化する工程を含む ことを特徴とする半導体素子のゲート電極の形成方法。

【請求項5】 酸化する工程が、熱酸化である請求項3 または4に記載の半導体素子の配線の形成方法。

酸化不純物が、P, B, As, Alから 選ばれる少なくとも一つである請求項1~4のいずれか に記載の半導体素子及びその配線の形成方法とゲート電 極の形成方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、MOSFET (met al oxide semiconductor field-effect transistor)等 に使用できる半導体素子及びその配線の形成方法とゲー ト電極の形成方法に関する。

[0002]

【従来の技術】以下半導体素子の一例としてMOSFE Tを例に挙げて説明を行う。近年MOSFETを集積化 したDRAM (Dynamic Random Access Memory) 等のし S I (large scale intergration)は、その構成要素のひ とつであるMOSFETの微細化させることにより集積 度を上げてきている。現在、量産が行われている最先端 のDRAMは64Mビットで、最少線幅は0.5μm程 度にまでなってきている。将来はますます微細化し、次

幅はますます微細化する。図7(a)~(d)はこのよ うなLSIに用いられるpチャネル型MOSFETの主 要工程毎の断面図を示している。まず、n型単結晶シ リコン基板28上にLOCOS (Local Oxidation of S ilicon) 法によりフィールド酸化膜29とn^tチャネル ストッパ30を形成する。ここではMOSFETが形成 される場所の酸化を防ぐための窒化シリコン(Si N,) は図示していない。そして次に、ゲート酸化膜3 1としてドライ酸化によりSiOzを約15nm形成し、 次にゲート電極32となるpoly-SiをLP-CVD(low pressure chemical vapor deposition)法で堆積後、フ ォトリソグラフィーとエッチングでゲート電極を加工す る。そして、このゲート電極32の表面を酸化した後全 面をエッチパックしてLDD (Lightly Doped Drain) を形成するためのスペーサ33を形成する(図7 (a))。そして、ポロン(B)イオン34を注入す る。このとき、ソース・ドレイン領域 (p'領域) 35 とp[®]領域(LDD領域)36が形成されるだけでな く、poly-Siにもポロン(B)が自動的に注入される (図7 (b))。そして、次に注入されたポロン (B) を活性化させるため約800℃でアニールする。そし て、層間絶縁膜39を堆積する(図7(c))。そして スルーホール40を形成し、最後に例えば窒化チタン (TiN)と銅を1atomic%程度添加したアルミニウム (A1-1%Cu)を用いてメタライゼーションを行っ てソース・ドレイン電極38を形成してMOSFETが 完成される。

[0003]

【発明が解決しようとする課題】しかしながら、前記の ような構成では、微細化が進むにつれてソース・ドレイ ン領域に注入した不純物が注入後の様々な熱を加えるエ 程(熱処理や薄膜の堆積工程など)により横方向に拡散 し、デバイス特性を劣化させることが大きな課題とな る。また、不純物イオン注入後には1000℃程度以上 の高温での熱酸化膜という高品位の絶縁膜を用いること が、横方向の拡散を抑制するために不可能であるので、 層間絶縁層はLP-CVD法等でSiO。を堆積してい る。ところが、LP-CVD法等のSiO,には、少な からずピンホールが存在するので歩留まりが低下すると 40 いう重大な課題を有している。また、熱酸化膜を形成す る酸化炉に比してLP-CVD装置等の薄膜堆積装置は 装置価格が髙い上に危険なシラン等の特殊材料ガスを使 用するので安全対策がかさみ初期投資コストが高くつく 上、ランニングコストも高いという課題も有している。 【0004】本発明は、前記従来の問題を解決するた め、歩留まり良く低コストで配線を形成する方法を提供 し、また、注入された不純物の拡散を防ぎながら歩留ま り良く、低コストの半導体素子の配線を形成する方法と 半導体素子のゲート電極を形成する方法と歩留まり良 世代では、 0.35μ m、 0.25μ mへとその最小線 50 く、高性能の半導体素子を提供することを目的とする。

[0005]

【課題を解決するための手段】前記目的を達成するため、本発明の第1番目の半導体素子は、基板上に半導体と絶縁体と配線を少なくとも有する半導体素子において、前記配線の少なくとも一部は、表面の一部もしくは全面を酸化した不純物を含む多結晶もしくは単結晶シリコン・ゲルマニウム合金であることを特徴とする。

【0006】次に本発明の第2番目の半導体素子は、基板上でソース・ドレイン領域とチャネル領域を含む半導体層とゲート電極が絶縁層を介して一部重なり合う半導 10体素子において、前記ゲート電極は表面の一部もしくは全面が酸化された不純物を含む多結晶もしくは単結晶シリコン・ゲルマニウム合金であることを特徴とする。

【0007】次に本発明の半導体素子の配線の形成方法は、基板上に半導体と絶縁体と配線を少なくとも有する半導体素子の素子内もしくは外部回路への配線の形成方法において、不純物を含む多結晶もしくは単結晶シリコン・ゲルマニウム合金を選択的に被着形成する工程と、前記不純物を含む多結晶もしくは単結晶シリコン・ゲルマニウム合金の表面の一部もしくは全面を酸化する工程 20を含むことを特徴とする。

【0008】次に本発明の半導体素子のゲート電極の形成方法は、基板上でソース・ドレイン領域とチャネル領域を含む半導体層とゲート電極が絶縁層を介して一部重なり合う半導体素子のゲート電極の形成方法において、前記ゲート電極は不純物を含む多結晶もしくは単結晶シリコン・ゲルマニウム合金を形成する工程と前記不純物を含む多結晶もしくは単結晶シリコン・ゲルマニウム合金の表面の一部もしくは全面を酸化する工程を含むことを特徴とする。

【0009】前記構成においては、酸化する工程が、熱酸化であることが好ましい。また、前記構成においては、酸化不純物が、P,B,As,Alから選ばれる少なくとも一つであることが好ましい。

[0010]

【発明の実施の形態】本発明は、配線もしくはゲート電極を不純物を含むシリコン・ゲルマニウム合金とし、このシリコン・ゲルマニウム合金表面の一部もしくは全面を酸化することにより、他の配線や電極との短絡を防止できて、歩留まりの高い半導体素子を得ることが出来る。また、シリコン・ゲルマニウム合金は低温で酸化できるので半導体の不純物の横方向の拡散を抑制できて、性能の高い半導体素子を得ることが出来る。更に、 層間絶縁層として高品質の熱酸化膜を使用できるので、 層間絶縁層を堆積する方法よりも低コストで半導体素子が実現できる。

[0011]

【実施例】以下、本発明の実施例を図面をもとに説明す る。

(実施例1) 図1及び図2を参照しながら、本発明によ 50 すれば、LDD (Lightly Doped Drain) 構造を形成す

る第1の実施例として半導体素子を説明する。図1は本発明の一実施例のDRAMの1セルのレイアウト平面模式図であり、図2は図1のI-I断面の概略断面図である

【0012】まず、p⁻型シリコン基板8にLOCOS 法によりフィールド酸化膜9と図示はしないがp'チャ ネルストッパを形成して、NMOSトランジスタ形成領 域を確保する。次に熱酸化によりゲート酸化膜10を1 0~30nmの膜厚で形成する。ゲート電極3及びデー タを記憶するキャパシタの接地用配線4として多結晶シ リコン・ゲルマニウムをシラン(SiH,)とゲルマン (GeH,) を原料ガスとして300nmの膜厚で形成 する。シランの流量は、典型的には20~50scc m、ゲルマンの流量は、典型的には20~50sccm である。ガス流量はチャンパのサイズ等により変化する ことは言うまでもない。温度は、600~650℃の範 囲にすることが好ましい。次にゲート電極をマスクとし てゲート酸化膜をエッチング除去する。そして、ゲート 電極をマスクとして、例えばリン(P)を注入する。こ の時、n'領域(ソースドレイン領域)11及びピット 線5が形成されると同時にゲート電極3及び接地線4に もPがドープされ、不純物を多く含む多結晶シリコン・ ゲルマニウムからなるゲート電極3及び接地配線4とな る。次に基板を600℃の炉内に挿入する。95℃に保 持した純水を窒素または酸素ガスでパプリングし、それ によって得られる水蒸気を用いて、炉内で多結晶シリコ ン・ゲルマニムの表面を2時間熱酸化してシリコン・ゲ ルマニウム酸化膜12を形成する。この酸化温度ではシ リコンはほとんど酸化されず、ゲート電極と接地配線と なる多結晶シリコン・ゲルマニウムだけが選択的に酸化 30 されて、層間絶縁層を形成すること無く、ゲート電極と 接地配線がアイソレートされる。また、600℃で酸化 するので、ドーズされたボロンの横方向の拡散も抑制さ れて寄生容量等も小さくなり、素子の特性が向上する。 最後に、スルーホール6を形成後、アルミニウムにより メタライゼーションが行われ、ワード線7が形成され る。最後に全面にパッシベーション層13として例えば 窒化シリコンが形成され、図示はしないが、ワード線、 ピット線5、接地線には外部への取り出し用のウィンド 40 一が形成されてDRAMが完成される。

【0013】なお、上記実施例では、多結晶シリコン・ゲルマニウムを酸化後すぐにスルーホールを開口し電極形成のためのメタライゼーションを行ったが、多結晶シリコン・ゲルマニウムを酸化後、更にCVD等によりSiO,やSi,N,等の絶縁層を堆積してからスルーホールを開口すれば、より歩留りは向上する。

【0014】また、上記実施例ではPのドーピング後に 多結晶シリコン・ゲルマニウムを熱酸化したが、まず多 結晶シリコン・ゲルマニウムを酸化した後、Pをドープ すれば、LDD(Lightly Doned Drain)構造を形成す

4

6

ることも可能である。

【0015】また、本実施例ではスチーム酸化を用いているがパイロジェニック酸化やドライ酸化でも良いのはもちろんのことである。また、本実施例では、ゲート電極3及び接地配線4として、多結晶シリコン・ゲルマニウムを直接堆積したが、非晶質シリコン・ゲルマニウムを堆積後レーザーアニールや固相成長により多結晶シリコン・ゲルマニウムを得ても良いし、単結晶シリコン・ゲルマニウムでもよい。

【0016】また、本実施例では多結晶シリコン・ゲル 10マニウムとしてGe濃度50atomic%の多結晶シリコン・ゲルマニウム合金を用いたが、この濃度に限定するものではないことは本発明の主旨から明かである。しかしながら、一般に酸化温度600℃ではゲルマニウム濃度が高い方が酸化速度は上がり酸化時間が短時間で済む。 【0017】上記実施例では、DRAMの接地線を一例

【0017】上記実施例では、DRAMの接地線を一例として半導体素子の配線の形成方法について示したが、 DRAMの接地線だけでなく他の半導体素子にも応用が 可能である。

【0018】(実施例2)図3は本発明の第2の実施例 20 として配線の形成方法を説明するための工程断面図であ り、以下製造方法を順を追って説明する。

【0019】表面に熱酸化膜15を形成したSi基板1 4上にまず不純物としてボロン(B)をドープした多結 晶Sio.sGeo.s(以下、poly-Sio.sGeo.sと略記 する) 16をLP-CVD法で堆積する。原料ガスとし てここではシラン (SiH.)、ゲルマン (GeH.)及 びジボラン(B, H,)の混合ガスを用いて、基板温度6 00~700℃で堆積した。膜厚は500nmである (図3(a))。次に、フォトリソグラフィーとエッチ 30 ングによりこのpoly-Si,,Ge,,を所定の配線の形 状に微細加工する(図3(b))。そして、最後にこの poly-SiasGe。表面を熱酸化してシリコン・ゲル マニウム酸化膜17を形成する(図3(c))。このと きの酸化条件は基板温度700℃で、窒素もしくは酸素 ガスをキャリアガスとして用いて95℃に加熱した超純 水をバブリングして得た水蒸気で熱酸化した。700℃ では、poly-SiasGeasは均一に酸化されて、酸化 膜/poly-SiassGeas界面にGeの析出もない。も し、別配線との電気的コンタクトが必要な場合には、必 40 要とされる位置にフォトリソグラフィーとエッチングに てスルーホールを形成すればよい。エッチングには、ウ エットエッチングであれば例えばバッファード弗酸(B HF)、ドライエッチングであれば例えばCF,やSF。 を含むガスを用いればよい。

もない。

【0021】poly-Sion,Geon,の堆積方法としては LP-CVDを上記実施例では用いたが、例えば、常圧 CVD、プラズマCVD、ECR-CVD等でも良い。 また、上記実施例では多結晶としたが、単結晶SiGe 合金でも良い。

【0022】また、本実施例ではスチーム酸化を用いているがパイロジェニック酸化やドライ酸化でも良いのはもちろんのことである。また、本実施例では、半導体層2として、多結晶シリコン・ゲルマニウムを直接堆積したが、非晶質シリコン・ゲルマニウムを堆積後レーザーアニールや固相成長により多結晶シリコン・ゲルマニウムを得ても良いし、単結晶シリコン・ゲルマニウムでもよい。

【0023】また、本実施例では多結晶シリコン・ゲルマニウムとしてGe濃度50atomic%の多結晶シリコン・ゲルマニウム合金を用いたが、この濃度に限定するものではないことは本発明の主旨から明かである。しかしながら、一般に酸化温度600℃ではゲルマニウム濃度が高い方が酸化速度は上がり酸化時間が短時間で済む。

【0024】(実施例3)図4を参照しながら、本発明による第3の実施例として半導体素子を説明する。図4は本発明による液晶表示素子用の薄膜トランジスタアレイの1セルの平面図であり、図5は図4のII-IIとIII-III 断面による1トランジスタの概略断面図とゲート配線とソース配線交差部断面図である。

【0025】図4~5には明示しなかったがガラス基板中の不純物の拡散を防ぐためのバッファー層としてSiO.膜を被着したガラス基板18(コーニング社製#1737ガラス)上に、例えばジシラン(Si,H₄)とゲルマン(GeH₄)とジボラン(B,H₄)を原料ガスとして用いたCVD法により膜厚300nmで、ボロン

(B) をドープしたゲルマニウム濃度が50atomic%の 多結晶シリコン・ゲルマニウム(以下poly-Si,,Ge 。。 と略記する)を形成する。次にフォトリソグラフィ ーとエッチングにより、前記のpoly-Sia.sGea.sを ゲートバス配線19とゲート電極20の形状に微細加工 する。次に、基板を600℃の炉内で、95℃に保持し た純水を窒素または酸素ガスでパブリングを行って得ら れる水蒸気を用いてpoly-Si,,Ge,,を1時間熱酸 化することにより、約100nmの絶縁層21(Si a.sGea.sO:)を形成する。この絶縁層はゲート絶縁 層21及びゲートバス配線19とソースバス配線26間 の層間絶縁層22として用いられる。熱酸化膜厚はシリ コン・ゲルマニウム中のゲルマニウム濃度、基板温度、 水蒸気源である純水温度とパブリング・ガス流量、酸化 時間等の条件に依存するのはもちろんであるが、シリコ ン・ゲルマニウム合金を熱酸化する場合は、概ね700 ℃以上で酸化するとゲルマニウムよりもシリコンが選択 したり、酸化膜中にシリコンが多い部分とゲルマニウム が多い部分が層状に形成されたりする場合があるので、 酸化温度は慎重に決定する必要がある。すなわち酸化温 度は700℃以下とし、より望ましくは600℃以下に 設定する。

【0026】次に、プラズマCVD法によりアモルファ スシリコン(a-Si)層を堆積して所定の島状に加工 したa-Si層23を得た後、チャンネル部をレジスト を用いてマスクとしてソース・ドレイン領域を形成する ためドナーまたはアクセプタとなる不純物元素の注入を 10 のではないことは本発明の目的から明かである。しかし 質量分離を行わないイオンドーピング法(あるいは、バ ケットタイプイオンドープ法;例えば「Extended Abstr acts of the 22nd (1990) International Conference o n Solid State Devices and Materials, p. 971または p.1197」に記載されている方法である)で行ってソース ドレイン領域を形成する。マスクとして用いたレジスト を除去した後、図示はしないが、スルーホールを形成し てゲートパス配線の取り出し部を形成する。そして最後 に、画素電極27としてITOを選択的に形成した後、 例えばMo/A1/Moの3層金属を用いてソース・ド レイン電極25とソースバス配線26を形成すると薄膜 トランジスタアレイが完成される。

【0027】以上のようにこの実施例によれば、poly-Sio.sGeo.sを用いたゲートバス配線及びゲート電極 表面を熱酸化してその熱酸化膜をゲート絶縁層及び配線 間の層間絶縁層として用いることにより高品位で歩留ま りの高い薄膜トランジスタアレイが得られる。

【0028】上記実施例ではゲート絶縁層21と層間絶 緑層22をpoly-SiosGeos酸化膜のみを用いたが a-Si/poly-Si,,Ge,,酸化膜界面をより清浄 に保持し、更に歩留まりを上げるために、例えば窒化シ リコンをまず堆積し、その後連続的にa-Siを堆積す ると更に効果的である。

【0029】また、ソース・ドレイン領域を形成するた めにイオンドーピング法を用いたが、他のプラズマドー ピング法やPをドープしたn'-a-Si を選択的に被着 形成することによりソースドレイン領域を形成すること も可能である。また、poly-Si,,Ge,,配線の抵抗 値が問題となる場合には、ゲートバス配線を他の金属、 例えば、Cr、Ta、Mo、Ti、Al等で形成し、ゲ 40 CVD法でSiO:を被着した後、全面をエッチバック ート電極のみをpoly-Si.sGe.sで形成しても良 い。ソース・ドレイン電極もMo/Al/Moに限定さ れるものではなく、Cr, Ta, Mo, Tiや金属シリ サイド等でも良いことは言うまでもない。

【0030】また、金属とa-Siとのオーミック・コ ンタクトを取るためにイオンドーピング法を用いたが、 リン等の不純物をドープした n¹-a-S i を堆積してオ ーミックコンタクトを形成しても良い。

【0031】また、本実施例ではスチーム酸化を用いて いるがパイロジェニック酸化やドライ酸化でも良いのは 50 で多結晶シリコン・ゲルマニムの表面を2時間熱酸化し

もちろんのことである。また、本実施例では、多結晶シ リコン・ゲルマニウムを直接堆積してゲート電極20及 びゲートバス配線21を形成したが、非晶質シリコン・ ゲルマニウムを堆積後レーザーアニールや固相成長によ り多結晶シリコン・ゲルマニウムを得ても良いし、単結 晶シリコン・ゲルマニウムでもよい。

【0032】また、本実施例では多結晶シリコン・ゲル マニウムとしてGe濃度50atomic%の多結晶シリコン ・ゲルマニウム合金を用いたが、この濃度に限定するも ながら、一般に酸化温度600℃ではゲルマニウム濃度 が高い方が酸化速度は上がり、酸化時間が短時間で済

【0033】また、上記実施例ではa-Siを半導体層 として用いた薄膜トランジスタを例に挙げて説明した が、本発明はa-Si薄膜トランジスタアレイに限定さ れるものではない。例えば、多結晶シリコン薄膜トラン ジスタ、SOI (Silicon on Insulator) 構造の半導体 素子等にも応用できることはもちろんである。また、素 子構造として上記実施例では素子構造として逆スタガ型 を例に挙げて説明したが、他のコプレナ型やスタガ型に も応用できることも言うまでもない。

【0034】(実施例4)図6を参照しながら、本発明 による第4の実施例として半導体素子を説明する。図6 は本発明によるpMOSトランジスタの概略断面図であ る。

【0035】まず、n⁻型シリコン基板28にLOCO S法によりフィールド酸化膜29とn'チャネルストッ パ30を形成して、MOSトランジスタ形成領域を確保 する。次に熱酸化によりゲート酸化膜31を10~30 nmの膜厚で形成する。ゲート電極32として多結晶シ リコン・ゲルマニウムをシラン(SiHi)とゲルマン (GeH,) を原料ガスとして300nmの膜厚で形成 する。シランの流量は、典型的には20~50scc m、ゲルマンの流量は、典型的には20~50sccm である。ガス流量はチャンパのサイズ等により変化する ことは言うまでもない。600~650℃の範囲にする ことが好ましい。次にゲート電極32をマスクとしてゲ ート酸化膜31をエッチング除去する。そして、全面に してスペーサ33を形成する(図6(a))。次に、ゲ ート電極32とスペーサ33をマスクとして、例えばボ ロン(B) 34を注入する(図6(b))。この時、p '領域(ソースドレイン領域)35だけでなくスペーサ の下部のシリコンへのドーズ量が少なくなり p⁻ 領域 3 6が形成されて、ドレイン端の電界を緩和するLDD構 造が形成される。次に基板を600℃の炉内に挿入す る。95℃に保持した純水を窒素または酸素ガスでバブ リングし、それによって得られる水蒸気を用いて、炉内

(6)

てシリコン・ゲルマニウム酸化膜37を形成する(図6(c))。

9

【0036】この酸化温度ではシリコンはほとんど酸化されず、ゲート電極となる多結晶シリコン・ゲルマニウムだけが選択的に酸化されて、層間絶縁層を形成すること無く、ゲート電極がアイソレートされる。また、600℃で酸化するので、ドーズされたボロンの横方向の拡散も抑制されて寄生容量等も小さくなり、素子の特性が向上する。最後に、アルミニウムによりメタライゼーションが行われ、ソース・ドレイン電極38が形成されて10pMOSトランジスタが完成される(図6(d))。【0037】尚、上記実施例では、多結晶シリコン・ゲ

ルマニウムを酸化後すぐにスルーホールを開口しソース

・ドレイン形成のためのメタライゼーションを行ったが、多結晶シリコン・ゲルマニウムを酸化後、更にCVD等によりSiOiやSiNi等の絶縁層を堆積してからスルーホールを開口すれば、より歩留りは向上する。【0038】また、本実施例ではスチーム酸化を用いているがパイロジェニック酸化やドライ酸化でも良いのはもちろんのことである。また、本実施例では、ゲート電20極32として、多結晶シリコン・ゲルマニウムを直接堆積したが、非晶質シリコン・ゲルマニウムを堆積後レーザーアニールや固相成長により多結晶シリコン・ゲルマニウムを得ても良いし、単結晶シリコン・ゲルマニウムでもよい。

【0039】また、本実施例では多結晶シリコン・ゲルマニウムとしてGe濃度50%の多結晶シリコン・ゲルマニウム合金を用いたが、この濃度に限定するものではないことは本発明の主旨から明かである。しかしながら、一般に酸化温度600℃でまた、上記実施例ではB30のドーピング後に多結晶シリコン・ゲルマニウムを熱酸化したがスペーサ33を形成せずに、まず多結晶シリコン・ゲルマニウムを酸化した後、Pをドープすれば、側壁部がスペーサの代わりとなって自動的にLDD(Lightly Doped Drain)構造を形成することも可能である。はゲルマニウム濃度が高い方が酸化速度は上がり酸化時間が短時間で済む。

【0040】上記実施例では、pチャネルのMOSトランジスタの形成方法について示したが、nチャネルのMOSトランジスタやCMOS構成でも同様に作成される。また、MOSトランジスタだけでなく他の半導体素子にも応用が可能である。

[0041]

【発明の効果】以上のように本発明は、半導体素子の配線またはゲート電極層をシリコン・ゲルマニウム合金とし、表面の一部もしくは全面を酸化することにより、歩留まり高くしかも安価に製造できる。また、シリコン・ゲルマニウムは低温で酸化できるので、不純物の横方向の拡散を抑制できて、性能と信頼性に優れた半導体素子を低コストで実現でき、その実用上の効果は大きい。

【図面の簡単な説明】

【図1】 本発明の第1の実施例の半導体素子を説明するための平面レイアウト図である。

【図2】 図1のI-I断面図である。

【図3】 (a)~(c)は本発明の第2の実施例の半 導体素子の配線の形成方法を説明するための主要工程毎 の工程断面図である。

【図4】 本発明の第3の実施例の半導体素子を説明するための概略断面図である。

) 【図5】 (a)は図4のII-II であり、(b)は図4 のIII-III断面図である。

【図6】 (a)~(c)は本発明の第4の実施例の半 導体素子のゲート電極の形成方法を説明するための主要 工程毎の工程断面図である。

【図7】 (a)~(d)は従来の半導体素子を説明するための、主要工程毎の概略断面図である。

【符号の説明】

- 1 MOSトランジスタ
- 2 キャパシタ
- 0 3 ゲート電極
 - 4 接地配線
 - 5 ピット線
 - 6 スルーホール
 - 7 ワード線
 - 8 p-シリコン基板
 - 9 フィールド酸化膜
 - 10 ゲート酸化膜
 - 11 ソース・ドレイン領域
 - 12 シリコン・ゲルマニウム酸化膜
- 30 13 パッシベーション膜
 - 14 シリコン基板
 - 15 熱酸化膜
 - 16 poly-Si_{0.5}Ge_{0.5}
 - 17 シリコン・ゲルマニウム酸化膜
 - 18 ガラス基板
 - 19 ゲートバス配線
 - 20 ゲート電極
 - 21 ゲート絶縁層
 - 22 層間絶縁層
- 40 23 a-Si
 - 24 ソース・ドレイン領域
 - 25 ソース・ドレイン電極
 - 26 ソースパス配線
 - 27 画素電極
 - 28 n-型シリコン基板
 - 29 フィールド酸化膜
 - 30 n'チャネル・ストッパ
 - 31 ゲート酸化膜
 - 32 ゲート電極
- 50 33 スペーサ

- 34 ポロンイオン (B')
- 35 ソース・ドレイン領域 (p'領域)
- 36 p 領域
- 37 シリコン・ゲルマニウム酸化膜


38 ソース・ドレイン電極

39 層間絶縁膜


40 スルーホール

【図1】


11





【図2】




【図3】









【図4】





【図5】







【図6】














【手続補正書】

【提出日】平成7年11月27日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図6

【補正方法】変更

【補正内容】

【図6】 (a) \sim (\underline{d}) は本発明の第4の実施例の半 導体素子のゲート電極の形成方法を説明するための主要 工程毎の工程断面図である。